test2
test
test4

複雑なSoCにおけるRTL構築及びサインオフソリューション

SoCの設計チームは、迅速な技術革新と一貫した成果を出すことへの高いプレッシャーに直面し続けています。

 

DefactoのSTARは、統一されたデータベースを用いて、設計効率の高いSoC構築やサインオフプロセスを可能にし、論理合成の前後において新しいSoCのインテグレーション方法や設計の最適化機能を実現します。

 

STARを使用することにより、System Verilogのような洗練されたRTLコーディングスタイルへの移行を支援します。
また、多様な設計制約やデザインフォーマットを一元管理することが出来ます。

    • UPF : パワーフォーマット
    • SDC : タイミング制約
    • LEF/DEF : 物理設計フォーマット
    • IPXACT : IP設計フォーマット
    • Liberty : セルライブラリ
    • その他

 

STARは、レイアウト、パワー、タイミングやDFTの制約を考慮して、合成可能なRTLを出力するための自動化されたフローを提供します。

 

 

 


 

RTLでのSoCの統合

論理合成前に、STARは、IPやブロック間接続の進捗をリアルタイムで監視しながらSoCの統合を行う、完全なインプリメンテーション機能を可能にします。
これにより、数分でSoCデザインを作成することが可能となり、既存のプロジェクトからのデザインの再利用を最大化することができます。

 

STARを使用するメリット

    • RTLや制約ファイルを含め、デザインの再利用率90%以上を実現
    • RTLブロックがない場合でもSoCへの統合が可能
    • TAT及びエンジニアのリソースを大幅に削減

 

使用するSTARの機能

    • 様々な設計言語で書かれたIPやブロック間を自動接続
    • RTLでのレイアウト・消費電力を考慮したSoC統合
    • SoC統合の進捗状況をリアルタイムで監視
    • RTL、IPXACT、UPF、SDCを含むフルチップSoCデザインの生成
    • RTLデザインの編集
    • UPFの自動生成
    • RTLラッパーモジュールの生成

 

  

詳細な情報は :

お問い合わせ または データシート、ビデオを見る

 

 

 

 


ゲートレベルデザインの最適化

論理合成後、STARは複雑なSoCのパワー、パフォーマンス、面積(PPA)要件を達成させるのに役立ちます。
大規模なネットリストを再構築し、最適化することで、積極的なPPA要件をコスト効率よく達成することができます。

 

STARを使用するメリット

    • 5~10%のシリコン面積の削減
    • ゲートレベルデザインの最適化にかかる時間を数日から数時間に短縮
    • レイアウト設計者の負担を軽減し、TAT(Turn Around Time)の短縮を図る
    • エラーが発生しやすい手動でのネットリスト編集でなく、スクリプトベースでの自動編集
    • プロジェクトの開発スケジュールを数人月単位で削減

 

使用するSTARの機能

    • レイアウト密度の向上と階層構造の編集
    • パワーやレイアウトを考慮したデザインの再構築
    • デザインの編集とロジックの挿入
    • UPFやSDCを含むデザインのアップデート

 

 

詳細な情報は :

お問い合わせ または データシート、ビデオを見る

 

 

 


SoC RTLサインオフと構造検証

STARは、完全に自動化された構造検証機能を提供することで、既存のRTL検証フローを強化します。
ユーザーは、カスタムチェックルールを定義して検証することもできます。

 

STARを使用するメリット

    • IPやブロックの統合プロセスをリアルタイムで監視
    • サードパーティのソースIPを迅速に検証
    • RTL/ゲートレベルのデザインと制約ファイルやライブラリ間の一致検証のニーズをす
    • てカバーするために、複数のツールを使うのではなく、STAR一つですべてをカバーす
    • チェック・ソリューションを提供(IPXACT、UPF、Liberty、SDC、LEF/DEF)
    • 接続チェックをシミュレーションによる作業ではなく、構造的な接続性チェックに置き換え
    • 早期にテスタビリティーの問題を検出して自動修正
    • 記述が複雑で保守が困難なRTLコードをハイライト
    • カスタムチェックルールの定義と検証

 

使用するSTARの機能

    • シミュレーションフリーの接続性チェック
      RTL、ゲートレベル、IPXACT、SDC、UPF、LIBERTY、LEF/DEFを含むデザインの一致検証
      UPFの基本チェックとアドバンスドチェック
      RTL DFT サインオフ&プランニング
      高度なRTLリンティング機能とコードの複雑さの検証

 

 

詳細な情報は :

お問い合わせ または データシート、ビデオを見る

 

 

 

 


カスタムRTL設計アプリケーションの開発

STARは、CADチームが社内やカスタムRTLアプリケーションを開発するためのアプリケーション開発環境でもあります。
これにより、複数のAPIがTclを超える高い柔軟性を持つ「RTLビルド&サインオフ」機能にアクセスすることができます。

 

STARを使用するメリット

    • 独自のカスタマイズ機能を提供
    • 統一されたデータモデルへの詳細なアクセスが可能
    • RTL編集、デザイン探査、階層処理のための高レベルの機能を提供
    • ソフトウェア開発の作業量を最大80%削減

 

使用するSTARの機能

    • デザイン探索とデザイン編集のための統一された、かつHDLフォーマットにとらわれないAPI
    • デザイン階層の操作と接続性の探索のための高度なAPI
    • ユーザーフレンドリーなマルチ開発言語(C++、Java、Perl、Python
    • サンプルアプリケーションを含むアドオンライブラリの提供

  

  

詳細な情報は :

お問い合わせ または データシート、ビデオを見る